ADC cu conversie directă

Versiunea actuală a paginii nu a fost încă examinată de colaboratori experimentați și poate diferi semnificativ de versiunea revizuită la 11 decembrie 2015; verificarea necesită 81 de modificări .

Convertoarele analog-digitale cu conversie directă ( de exemplu, ADC flash, ADC cu conversie directă ) sunt cele mai rapide dintre ADC -uri , dar necesită costuri hardware mari [1] .

ADC-uri cu conversie directă complet paralelă (flash)

ADC cu conversie directă (flash) complet paralel

Costul hardware este egal cu comparatorii, unde n este numărul de biți ADC. Un ADC pe 8 biți cu niveluri de eșantionare ar necesita comparatori. $2^{n}-1$ $2^{8}=256$ $2^{8}-1=255$

Compoziție

Componentele unui ADC cu conversie directă sunt comparatoare , un codificator și un registru .

Cum funcționează

Principiul de funcționare a unui ADC cu conversie directă complet paralelă este că toate comparatoarele paralele cu o tensiune de referință mai mică decât nivelul semnalului de intrare sunt comutate la „1”, iar toate comparatoarele paralele cu o tensiune de referință mai mare decât nivelul semnalului de intrare rămân în starea „0”. Codificatorul codifică codul unar codificat binar primit (Binary Coded Unary, BCU) într-un cod pentru transmiterea către alte dispozitive.

Istorie

Primul ADC de conversie directă documentat a făcut parte dintr-un sistem de facsimil electro-mecanic descris într-un brevet Paul M. Rainey din 1921 [2] .

Un progres semnificativ în tehnologia ADC de mare viteză în anii 1940 a fost tubul de codificare cu fascicul catodic dezvoltat la Bell Labs . Tubul descris de RW Sears a fost capabil de până la 96 kSPS la rezoluție de 7 biți [3] .

În anii 1950 și 1960, ADC-urile cu conversie directă cu rezoluție de până la 4 biți (15 amplificatoare operaționale) au fost construite folosind tuburi vidate și tranzistoare . Existau si modele pe diode tunel .

Curând a devenit clar că ADC-urile cu conversie directă au cele mai mari rate de eșantionare în comparație cu alte arhitecturi, dar problema cu implementarea lor a fost că comparatoarele erau extrem de voluminoase când se foloseau tuburi vidate și foarte mari când se foloseau circuite cu tranzistori discrete.

În 1964, Fairchild a lansat primele circuite integrate comparatoare µA711/712, proiectate de Bob Widlar .

Odată cu apariția acestor blocuri pentru construirea de comparatoare și disponibilitatea circuitelor integrate logice TTL și ECL, Computer Labs, Inc. a lansat ADC-urile de rack discrete VHS-630 (6-bit, 30 MSPS în 1970) și VHS-675 (6-bit, 75 MSPS în 1975) pe 6 biți [4]

Circuitele ADC cu conversie directă cu rezoluții de până la 10 biți sunt practic acum disponibile, dar acestea sunt de obicei de 6 sau 8 biți. Cea mai mare rată de eșantionare a acestora poate ajunge la 1 GHz (în mare parte sunt fabricate folosind tehnologia arseniură de galiu și disipă câțiva wați de putere), cu o lățime de bandă a semnalului de intrare care depășește 300 MHz.

Conversie directă ternară ADC-uri complet paralele

Împreună cu ADC-uri binare cu conversie directă complet paralelă, este de asemenea posibil să se construiască ADC-uri ternare cu conversie directă complet paralelă [5] .

Costul hardware este comparatori, unde n este numărul de triți ADC , iar o conversie de 5 trituri cu niveluri de eșantionare ar necesita un comparator. $3^{n}-1$ $3^{5}=243$ $3^{5}-1=242$

ADC- uri de conversie directă paralel-serială (subgamă, pipeline)

ADC cu conversie directă (flash) subranging pipelined [6]

Ele reduc ușor performanța, dar permit reducerea numărului de comparatori la , unde n este numărul de biți ai codului de ieșire și k este numărul de ADC-uri de conversie directă paralelă, dar acest lucru necesită adăugarea de scăzătoare-amplificatoare. Costurile hardware sunt egale cu comparatoarele pentru amplificatorul operațional + scădetoarele-amplificatoare pentru amplificatorul operațional . Cu 8 biți (n=8) și 2 ADC-uri (k=2), veți avea nevoie de 30 de comparatoare per amplificator operațional și de un amplificator de scădere per amplificator operațional, adică un total de 31 de amplificatori operaționali. Sunt utilizați doi (k=2) sau mai mulți pași de sub-bandă. Cu k=2, convertorul este numit Half-Flash (Subranging) ADC . $k\cdot 2^{n/k}-1$ $k-1$
$k\cdot (2^{n/k}-1)$ $k-1$ $=k\cdot (2^{n/k}-1)+k-1$ $k\cdot (2^{8/2}-1)=$ $k-1=2-1=1$

În aplicațiile de astăzi, în care sunt necesare rate de eșantionare mai mari de 5 MSPS - 10 MSPS, arhitectura ADC-urilor subbandă pipeline domină. Deși arhitectura flash (tot-paralelă) a dominat piața IC ADC video pe 8 biți în anii 1980 și începutul anilor 1990, arhitectura pipeline înlocuiește din ce în ce mai mult ADC-urile flash în aplicațiile de astăzi. Există câteva convertoare flash cu arseniură de galiu (GaAs) de mare putere cu rate de eșantionare mai mari de 1 GHz, dar rezoluția lor este limitată la 6 sau 8 biți. Cu toate acestea, convertorul flash este încă un bloc de construcție popular pentru ADC-urile pipeline de înaltă rezoluție.

ADC-urile cu conversie directă prin conducte își au originea în arhitectura sub-bandă, care a fost folosită pentru prima dată în anii 1950 pentru a reduce numărul de componente și consumul de energie în ADC-urile cu diode tunel flash și tuburi vid.

În 1966, Kinniment și colaboratorii au propus Arhitectura ADC de recirculare [7] . Această arhitectură utilizează un singur ADC paralel sub-gamă de conversie directă.

ADC-uri de conversie directă complet în serie

ADC cu conversie directă totală secvenţială ADC
-urile cu conversie directă totală secvenţială (k=n) sunt mai lente decât ADC-urile cu conversie directă paralelă şi puţin mai lente decât ADC-urile cu conversie directă în serie paralelă. Reduceți numărul de amplificatoare operaționale la , unde n este numărul de biți ai codului de ieșire și k este numărul de pași de conversie directă (numărul de comparatori). $n\cdot (2^{n/n}-1)+n-1=n\cdot (2^{1}-1)+n-1=2n-1$

Timpul de conversie al unui ADC binar complet serial cu conversie directă este: n*t comparator +(n-1)*(t scădere-multiplicator +t comutator analogic )
$n\cdot t_{comparare}+(n-1)\cdot (t_{sub-mult}+t_{cheie})=$
$=n\cdot t_{OA}+(n-1)\cdot (t_{OA}+t_{cheie})=$
$=(2n-1)\cdot t_{OA}+(n-1)\cdot t_{cheie)$

Pentru un ADC de 8 biți cu niveluri de eșantionare, sunt necesari 15 amplificatori operaționali: 8 comparatori per amplificator operațional și 7 multiplicatori-scădere cu 2 per amplificator operațional [8] . $2^{8}=255$

ADC-uri complet seriale de conversie directă ternară

Reduceți numărul de amplificatoare operaționale la , unde n este numărul de coduri de ieșire și k este numărul de pași de conversie directă (numărul de comparatoare ternare ). De exemplu, un ADC cu 2 trit cu niveluri de eșantionare [9] ar necesita 5 amplificatori operaționali: 2x2=4 amplificatori operaționali în 2 comparatori ternari a câte 2 amplificatori operaționali fiecare și 1 scădere-multiplicator de 3 per amplificator operațional. Un ADC binar pe 3 biți pe aceleași 5 amplificatoare operaționale conține 3 comparatori per amplificator operațional și 2 multiplicatori-scădere cu 2 pe amplificator operațional și are doar niveluri de eșantionare. $n\cdot (3^{n/n}-1)+n-1=n\cdot (3^{1}-1)+n-1=3n-1$
$3^{2}=9$ $2^{3}=8$

Timpul de conversie al unui ADC serial complet cu conversie ternară directă este: n*t comparator +(n-1)*(t scădere-multiplicator +t comutator analogic )
$n\cdot t_{comparare}+(n-1)\cdot (t_{sub-mult}+t_{cheie})=$
$=(2n-1)\cdot t_{OA}+(n-1)\cdot t_{cheie)$

La 5 DT: Timpul de conversie
ADC binar este: Timpul de conversie ADC ternar este: adică mai mic decât ADC binar.
$(2\cdot 3-1)\cdot t_{OA}+(3-1)\cdot t_{key}=5\cdot t_{OA}+2\cdot t_{key)$

$(2\cdot 2-1)\cdot t_{OA}+(2-1)\cdot t_{key}=3\cdot t_{OA}+t_{key)$
$2\cdot t_{OA}+t_{tasta)$

ADC-urile ternare de acest tip sunt de aproximativ 1,5 ori mai rapide decât ADC-urile binare de același tip comparabile în ceea ce privește numărul de niveluri și costurile hardware [10] .

Rezultă că ADC-urile cu conversie directă ternară complet paralele sunt mai rapide, mai precise și mai ieftine decât ADC-urile binare complet paralele cu conversie directă.

Vezi și

Note

↑ Analog Devices. ADC Architectures I: The Flash Converter de Walt Kester. Figura 4 . Data accesului: 18 ianuarie 2018. Arhivat din original pe 27 ianuarie 2018. (nedefinit)
↑ Analog Devices. ADC Architectures I: The Flash Converter de Walt Kester. Figura 6 . Data accesului: 18 ianuarie 2018. Arhivat din original pe 27 ianuarie 2018. (nedefinit)
↑ Analog Devices. ADC Architectures I: The Flash Converter de Walt Kester. Figura 7 . Data accesului: 18 ianuarie 2018. Arhivat din original pe 27 ianuarie 2018. (nedefinit)
↑ Analog Devices. ADC Architectures I: The Flash Converter de Walt Kester. Figura 8 . Data accesului: 18 ianuarie 2018. Arhivat din original pe 27 ianuarie 2018. (nedefinit)
↑ ADC paralel ternar de conversie directă, 2-trit (link nu este disponibil) . Data accesului: 19 ianuarie 2018. Arhivat din original pe 19 ianuarie 2018. (nedefinit)
↑ Analog Devices. Arhitecturi ADC V: ADC-uri subranging pipeline de Walt Kester. . Preluat la 20 ianuarie 2018. Arhivat din original la 27 ianuarie 2018. (nedefinit)
↑ Analog Devices. Arhitecturi ADC V: ADC-uri subranging pipeline de Walt Kester. Figura 12 . Preluat la 20 ianuarie 2018. Arhivat din original la 27 ianuarie 2018. (nedefinit)
↑ ADC de conversie directă, serial, pe 3 biți Arhivat 18 ianuarie 2018 la Wayback Machine .
↑ Direct Conversion ADC, Fully Serial, 2-Tit Arhivat 21 ianuarie 2018 la Wayback Machine .
↑ ADC serial cu conversie directă bipolară asincronă Trinity 4-trit. Versiunea 6. Arhivată din original pe 21 iulie 2011.