Analiza de temporizare statică (SVA, ing. Analiza de temporizare statică ) este o metodă de calculare a parametrilor de temporizare ai VLSI , care nu necesită o simulare electrică completă a funcționării circuitului.
În circuitele sincrone , datele sunt transferate de la un flip- flop la altul printr-o secțiune combinațională . Declanșatoarele sunt controlate de un semnal de sincronizare a ceasului, a cărui perioadă este determinată de întârzierea transmisiei semnalului de la intrarea declanșatorului la ieșirea acestuia. În astfel de sisteme, sunt posibile două tipuri de erori:
Momentul la care semnalul ajunge la ieșire poate varia din mai multe motive: circuitul poate efectua diferite operații, temperatura sau tensiunea ambiantă variază, se modifică sub influența procesului de fabricație etc. Sarcina principală a CBA în acest sens cazul este de a verifica că, în ciuda tuturor variațiilor posibile, semnalul va ajunge la ieșirea circuitului în intervalul de timp specificat, ceea ce este o condiție pentru funcționarea fără erori a circuitului.