PCI Express

Versiunea actuală a paginii nu a fost încă examinată de colaboratori experimentați și poate diferi semnificativ de versiunea revizuită pe 18 decembrie 2020; verificările necesită 39 de modificări .
PCI Express

Sloturi (galbene) în ordine: x4 PCI Express, x16 PCI Express, x1 PCI Express, x16 PCI Express, slot PCI standard pe 32 de biți
Tip de obosi
Poveste
Dezvoltator Intel , PCI SIG , Dell , HP , IBM
Dezvoltat 2003
alungat AGP , PCI-X , PCI
Specificații
Schimb la cald Nu
Extern da
Opțiuni de date
Lățimea de bandă de la 250 Mb/s la 126 Gb/s
Protocol consistent
 Fișiere media la Wikimedia Commons

PCI Express ( în engleză  Peripheral Component Interconnect Express ) sau PCIe sau PCI-e ; cunoscut și sub numele de 3GIO ( 3rd Generation I / O ) - o magistrală de computer (deși nu este o magistrală la nivel fizic , fiind o conexiune punct la punct) care utilizează modelul software de magistrală PCI și un protocol fizic de înaltă performanță pe baza transferului de date în serie .

Dezvoltarea standardului PCI Express a fost începută de Intel după abandonarea magistralei InfiniBand . Oficial, prima specificație de bază PCI Express a apărut în iulie 2002 [1] [2] . Standardul PCI Express este dezvoltat de către PCI Special Interest Group .

Descriere

Spre deosebire de standardul PCI, care folosea o magistrală comună pentru transferul de date cu mai multe dispozitive conectate în paralel, PCI Express, în general, este o rețea de pachete cu topologie în stea .

Dispozitivele PCI Express comunică între ele printr-un mediu format din comutatoare, fiecare dispozitiv fiind conectat direct printr -o conexiune punct la punct la comutator.

În plus, magistrala PCI Express acceptă [1] [2] :

Autobuzul PCI Express este destinat să fie utilizat numai ca magistrală locală. Deoarece modelul software al PCI Express este în mare măsură moștenit de la PCI, sistemele și controlerele existente pot fi modificate pentru a utiliza magistrala PCI Express prin înlocuirea doar a stratului fizic, fără modificarea software-ului. Performanța de vârf a magistralei PCI Express face posibilă utilizarea acesteia în locul magistralelor AGP și cu atât mai mult PCI și PCI-X [2] . De facto, PCI Express a înlocuit aceste autobuze în computerele personale.

Conectori

PCI Express X1

Mini PCI-E

Vezi și M.2

Mini PCI Express este un format de magistrală PCI Express pentru dispozitive portabile.

Există multe periferice disponibile pentru acest standard de conector:

SSD Mini PCI Express

ExpressCard

Sloturile ExpressCard sunt folosite în laptopuri pentru a se conecta: [4]

Descrierea protocolului

Pentru a conecta un dispozitiv PCI Express, se folosește o conexiune serială bidirecțională punct la punct , numită linie ( eng.  bandă  - bandă, rând); aceasta diferă semnificativ de PCI , în care toate dispozitivele sunt conectate la o magistrală bidirecțională paralelă comună pe 32 de biți.

O conexiune ( link în limba engleză   - conexiune, conexiune) între două dispozitive PCI Express constă dintr-una (x1) sau mai multe (x2, x4, x8, x16 și x32) linii seriale bidirecționale [1] [2] . Fiecare dispozitiv trebuie să fie conectat la cel puțin o linie (x1).

La nivel electric, fiecare conexiune folosește transmisie de semnal diferențial de joasă tensiune ( LVDS ), fiecare dispozitiv PCI Express primește și transmite informații pe doi conductori separati, astfel, în cel mai simplu caz, dispozitivul este conectat la comutatorul PCI Express cu doar patru conductoare.

Utilizarea acestei abordări are următoarele avantaje:

În ambele cazuri, magistrala PCI Express va folosi numărul maxim de benzi disponibile atât pentru card, cât și pentru slot. Cu toate acestea, acest lucru nu permite dispozitivului să funcționeze într-un slot conceput pentru carduri cu o lățime de bandă mai mică a magistralei PCI Express. De exemplu, o cartelă x4 nu se va potrivi fizic într-un slot x1 standard, chiar dacă ar putea funcționa într-un slot x1 folosind o singură bandă. Pe unele plăci de bază, puteți găsi sloturi non-standard x1 și x4 care nu au un deflector extrem, astfel încât să poată instala carduri mai lungi decât conectorul. Acest lucru nu oferă putere și masă părții proeminente a cardului, ceea ce poate duce la diverse probleme.

PCI Express trimite toate informațiile de control, inclusiv întreruperile , pe aceleași linii care sunt utilizate pentru transferul de date. Protocolul serial nu poate fi niciodată blocat, astfel încât latențele magistralei PCI Express sunt destul de comparabile cu cele ale magistralei PCI (rețineți că magistrala PCI folosește linii fizice separate pentru a semnala o solicitare de întrerupere IRQ#A , IRQ#B , IRQ#C , IRQ#D ).

În toate protocoalele seriale de mare viteză (cum ar fi Gigabit Ethernet ), informațiile de sincronizare trebuie să fie încorporate în semnalul transmis. La nivelul fizic, PCI Express folosește metoda de codificare a legăturii 8b/10b (8 biți în zece, 20% redundanță) [1] [2] pentru a elimina DC din semnalul transmis și pentru a încorpora informațiile de sincronizare în fluxul de date. Începând cu PCI Express 3.0, se utilizează o codificare 128b/130b mai economică, cu o redundanță de 1,5%.

Unele protocoale (cum ar fi SONET / SDH ) folosesc o  tehnică numită codificare pentru a încorpora informațiile de sincronizare în fluxul de date și pentru a întinde spectrul semnalului transmis. Specificația PCI Express prevede, de asemenea, o funcție de codificare, dar codificarea PCI Express diferă de cea a SONET .

Lățimea de bandă

PCIe este un protocol full duplex [5] . Adică, fluxurile de recepție și transmisie au canale independente și aceleași viteze maxime. Viteza magistralelor computerizate este de obicei exprimată în gigatranzacții pe secundă . Pentru 1 tranzacție, se transmite un cuvânt cod. Pentru a calcula debitul unei linii de magistrală, este necesar să se țină cont de codificarea 8b / 10b ( eng.  8b / 10b codificare ) [1] [2] (pentru PCI-E 3.0 și mai sus - 128b / 130b ( eng.  codificare 128b / 130b ). De exemplu, lățimea de bandă a benzii PCIe 1.0 este:

2,5 GT/s 8/10 biți/T = 2 Gb/s = 0,25 GB/s

În ciuda faptului că standardul permite 32 de linii per port, astfel de soluții sunt greoaie din punct de vedere fizic pentru implementare directă și sunt disponibile numai în conectori proprietari.

Lățimea de bandă PCI Express, GB/s

Anul lansării		 Versiunea
PCI Express 		Codificarea Rata de
transmisie pe o
singură
linie 		Lățimea de bandă pe x linii
x1 x2 x4 x8 x16
2002 1.0 8b/10b 2,5 GT/s 256 MB/s = 0,25 GB/s 0,50 GB/s 1,0 GB/s 2,0 GB/s 4,0 GB/s
2007 2.0 8b/10b 5 GT/s 512 MB/s = 0,5 GB/s 1,0 GB/s 2,0 GB/s 4,0 GB/s 8,0 GB/s
2010 3.0 128b/130b 8 GT/s 1008,246 MB/s = 0,985 GB/s 1.969 GB/s 3.938 GB/s 7.877 GB/s 15,754 GB/s (126 Gb/s)
2017 4.0 128b/130b 16 GT/s 1.969 GB/s 3.938 GB/s 7.877 GB/s 15.754 GB/s 31,508 GB/s (252 Gb/s)
2019 5.0 128b/130b 32 GT/s 3.938 GB/s 7.877 GB/s 15.754 GB/s 31.508 GB/s 64,008 GB/s (512 Gb/s)
2022 6.0 242B/256B, PAM-4 , FEC , FLIT 64 GT/s 7.563 GB/s 15,125 GB/s 30.250 GB/s 60.500 GB/s 121.000 GB/s (968 Gb/s)

Protocoale concurente

Pe lângă PCI Express, există o serie de interfețe seriale standardizate de mare viteză, dintre care unele sunt HyperTransport , InfiniBand , RapidIO și StarFabric . Fiecare interfață își are adepții în rândul companiilor industriale, deoarece specificațiile protocolului au cheltuit deja sume semnificative de bani și fiecare consorțiu încearcă să sublinieze avantajele interfeței sale specifice față de altele.

O interfață standardizată de mare viteză, pe de o parte, ar trebui să fie flexibilă și extensibilă și, pe de altă parte, ar trebui să ofere o latență scăzută și o suprasarcină redusă (adică, suprafața pachetului nu ar trebui să fie mare). În esență, diferențele dintre interfețe rezidă tocmai în compromisul ales de dezvoltatorii unei anumite interfețe între aceste două cerințe conflictuale.

De exemplu, informațiile suplimentare de rutare dintr-un pachet permit organizarea de rutare complexă și flexibilă a pachetelor, dar crește supraîncărcarea pentru procesarea pachetelor, reduce, de asemenea, lățimea de bandă a interfeței și complică software-ul care inițializează și configurează dispozitivele conectate la interfață. Dacă este necesar să se asigure conectarea la cald a dispozitivelor, este necesar un software special care să urmărească modificările în topologia rețelei. Exemple de interfețe care sunt adaptate pentru aceasta sunt RapidIO, InfiniBand și StarFabric.

În același timp, prin scurtarea pachetelor, este posibilă reducerea întârzierii transferului de date, ceea ce este o cerință importantă pentru o interfață de memorie. Dar dimensiunea mică a pachetelor duce la faptul că proporția câmpurilor de supraîncărcare ale pachetului crește, ceea ce reduce debitul efectiv al interfeței. Un exemplu de acest tip de interfață este HyperTransport.

Poziția PCI Express se află între abordările descrise, deoarece magistrala PCI Express este proiectată să funcționeze ca o magistrală locală, mai degrabă decât o magistrală de memorie procesor sau o rețea rută complexă. În plus, PCI Express a fost conceput inițial ca o magistrală compatibilă logic cu magistrala PCI, care a introdus și propriile limitări.

Există și magistrale specializate pentru conectarea chipset-urilor (între northbridge și southbridge ), bazate pe protocolul fizic PCI Express (de obicei x4), dar cu alte protocoale logice. De exemplu, platformele Intel folosesc magistrala DMI , în timp ce sistemele AMD cu chipset-ul AMD Fusion folosesc  magistrala UMI [6] .

PCI Express 2.0

PCI-SIG a lansat specificația PCI Express 2.0 pe 15 ianuarie 2007 . Principalele inovații în PCI Express 2.0:

PCI Express 2.0 este pe deplin compatibil cu PCI Express 1.1 (plăcile grafice vechi vor funcționa pe plăcile de bază cu conectori noi, dar numai la 2,5 GT/s, deoarece chipset-urile mai vechi nu pot suporta rate duble de transfer de date; plăcile grafice mai noi vor funcționa fără probleme în vechile plăci grafice sloturi standard PCI Express 1.x).

Specificația cablului extern PCIe

Pe 7 februarie 2007, PCI-SIG a lansat specificația de cablare externă PCIe. Noua specificație permite cabluri de până la 10 metri lungime, funcționând la o lățime de bandă de 2,5 GT/s.

PCI Express 2.1

În ceea ce privește caracteristicile fizice (viteză, conector) acesta corespunde cu 2.0, partea software are funcții adăugate care sunt planificate a fi implementate integral în versiunea 3.0. Deoarece majoritatea plăcilor de bază sunt vândute cu versiunea 2.0, a avea doar o placă video cu 2.1 nu permite activarea modului 2.1.

PCI Express 3.0

În noiembrie 2010 [7] , au fost aprobate specificațiile pentru versiunea PCI Express 3.0. Interfața are o rată de transfer de date de 8 GT/s ( Gigatransactions/s ). Dar, în ciuda acestui fapt, debitul său real a fost încă dublat în comparație cu standardul PCI Express 2.0. Acest lucru a fost realizat datorită schemei mai agresive de codare 128b/130b, în ​​care 128 de biți de date trimiși prin magistrală sunt codificați în 130 de biți. În același timp, a fost păstrată compatibilitatea deplină cu versiunile anterioare de PCI Express. Cardurile PCI Express 1.x și 2.x vor funcționa în slotul 3.0 și, invers, o placă PCI Express 3.0 va funcționa în sloturile 1.x și 2.x (deși nu va putea dezvălui potențialul de viteză maximă). Pentru 4 linii, rata de transfer de date este de 4 GB/s, pentru 16 linii - 16 GB/s [8] .

Potrivit PCI-SIG, primele teste ale PCI Express 3.0 au început în 2011, instrumentele de testare a compatibilității pentru parteneri au apărut abia la jumătatea anului 2011, iar dispozitivele reale abia în 2012.

PCI Express 4.0

PCI Special Interest Group (PCI SIG) a declarat că PCI Express 4.0 ar putea fi standardizat înainte de sfârșitul anului 2016 [9] , cu toate acestea, la mijlocul lui 2016, când o serie de cipuri erau deja pregătite pentru fabricare, mass-media a raportat că standardizarea era așteptată la începutul anului 2017 [10 ] . Era de așteptat să aibă un randament de 16 GT/s, ceea ce înseamnă că ar fi de două ori mai rapid decât PCIe 3.0 [11] [12] . Ulterior, datele de standardizare au fost amânate, iar caietul de sarcini a fost publicat abia pe 5 octombrie 2017 [13] . În comparație cu specificația PCI Express 3.0, rata maximă de transfer de date pe magistrala PCI Express a fost dublată de la 8 la 16 GT/s. În plus, latența a fost redusă, scalabilitatea și suportul pentru virtualizare au fost îmbunătățite [14] . Pentru 4 linii, rata de transfer de date este de 8 GB/s, pentru 16 linii - 32 GB/s [8] .

Pe 7 noiembrie 2018, AMD a anunțat planurile de a lansa primul GPU care acceptă PCI Express 4.0 x16 în al patrulea trimestru al anului 2018 [15] . Pe 27 mai 2019, compania Gigabyte a anunțat lansarea plăcilor de bază din seria X570 Aorus. Potrivit producătorului, aceste plăci „deschid era PCIe 4.0” [16] .

PCI Express 5.0

În mai 2019, a apărut specificația finală a standardului PCI Express 5.0 [8] . Rata de transfer de date pe magistrala PCI Express a fost de 32 GT/s. Este de așteptat ca o astfel de viteză să aibă un impact pozitiv asupra proiectelor legate de realitatea virtuală [17] . Pentru 4 linii, rata de transfer de date este de 16 GB / s, pentru 16 linii - 64 GB / s [8] .

PCI Express 6.0

Specificația finală a standardului PCI Express 6.0 este programată pentru publicare în 2022. Rata de transfer de date așteptată va fi de 32 GB/s pentru 4 linii și de 128 GB/s pentru 16 linii [18] [19] .

Vezi și

Note

  1. ↑ 1 2 3 4 5 6 7 Slyusar V. I. Noi standarde ale sistemelor informatice industriale. //Electronică: știință, tehnologie, afaceri. - 2005. - Nr. 6. - P. 52 - 53. Descarcă fișier PDF Copie de arhivă din 4 martie 2016 la Wayback Machine
  2. ↑ 1 2 3 4 5 6 7 Slusar V. I. PCI Express. Fața standardului.// Lumea automatizării. - 2006. - Nr. 1. - C. 38 - 41. [1] Copie de arhivă din 27 august 2018 la Wayback Machine
  3. ↑ Pinout și descriere PCI Express Mini Card (Mini PCIe) @ pinouts.ru . pinouts.ru . Preluat la 28 iulie 2022. Arhivat din original la 1 iunie 2022.
  4. ↑ ExpressCard. Pagina de unde să cumpăr. (link indisponibil) . Consultat la 10 aprilie 2010. Arhivat din original pe 16 februarie 2011. 
  5. ↑ PCI Express 3.0. Întrebări frecvente. PCI SIG. Arhivat din original la 18 februarie 2010.  Consultat la 23 noiembrie 2008 . (Engleză)
  6. ↑ Scott Mueller. „Arhitectura hub”, „Alte interconexiuni procesor/chipset” // Actualizarea și repararea computerelor. Ediția a 21-a  (engleză) . — Que Publishing, 2013-03-07. - P. 187-188. — ISBN 978-0-13-310536-0 . Arhivat pe 2 august 2017 la Wayback Machine
  7. ↑ Aprobat specificația PCI Express 3.0 - Viteză dublată (link inaccesibil) . Consultat la 15 mai 2018. Arhivat din original la 20 noiembrie 2010. 
  8. ↑ 1 2 3 4 Andrey Schilling. PCI Express 5.0 - specificațiile finale dezvăluite . „Hardwareluxx” (30 mai 2019). Preluat la 28 iunie 2019. Arhivat din original la 28 iunie 2019.
  9. ↑ Întrebări frecvente PCI Express® 4.0: (link descendent) . PCI SIG (18 decembrie 2014). Arhivat din original pe 18 decembrie 2014. 
  10. ↑ PCIe 4.0 se îndreaptă către Fab, 5.0 către Lab Arhivat 28 august 2016 la Wayback Machine / EETimes, 28.06.2016: „nu va fi definitiv până la începutul anului viitor  ”
  11. ↑ PCI Express 4.0 va aduce accelerare de cel puțin 2 ori . 3DNews - Daily Digital Digest . Preluat la 27 iulie 2022. Arhivat din original la 29 iunie 2011.
  12. ↑ Întrebări frecvente PCI Express® 4.0: Care este rata de biți pentru specificația PCIe 4.0 și cum se compară cu generațiile anterioare de PCIe? . PCI SIG. — „Pe baza analizei de fezabilitate PCI-SIG, rata de biți pentru specificația PCIe 4.0 va fi de 16GT/s.” Preluat la 22 octombrie 2016. Arhivat din original la 18 septembrie 2017.
  13. ↑ Specificații | PCI-SIG  (engleză) . pcisig.com. Data accesului: 18 ianuarie 2018. Arhivat din original la 18 ianuarie 2018.
  14. ↑ Blog PCIe 4.0 . Consultat la 18 ianuarie 2018. Arhivat din original la 27 octombrie 2017.
  15. ↑ AMD Radeon Instinct MI60: primul accelerator Vega de 7nm . Consultat la 7 noiembrie 2018. Arhivat din original pe 7 noiembrie 2018.
  16. ↑ GIGABYTE avansează la PCIe 4.0 cu plăci de bază X570 AORUS | Știri - GIGABYTE Global . GIGABYTE. Preluat la 27 mai 2019. Arhivat din original la 27 mai 2019.
  17. ↑ Hot Chips 2017: Vom vedea PCIe 4.0 anul acesta, PCIe 5.0 în 2019  , Tom's Hardware (  29 august 2017). Preluat la 18 ianuarie 2018.
  18. ↑ Standardul PCI Express 6.0 care urmează să fie aprobat în 2022 . Overclockers.ru (19 iunie 2019). Preluat la 28 iunie 2019. Arhivat din original la 19 iunie 2019.
  19. ↑ Galadei, Andrei. Specificațiile finale ale PCI Express 6.0 vor fi publicate în 2021 . Jocuri de noroc (11 iunie 2020). Preluat la 12 iunie 2020. Arhivat din original la 11 iunie 2020.

Literatură

Link -uri

 Autobuze și interfețe pentru computer
Noțiuni de bază
Procesoare
Intern
laptopuri
Unități
Periferie
Managementul echipamentelor
universal
Interfețe video
Sisteme integrate