Serializer/Deserializer ( SerDes ) este o pereche de blocuri funcționale utilizate în mod obișnuit în comunicațiile de mare viteză pentru a converti date între interfețele seriale și paralele în ambele direcții. Termenul „SerDes” se referă la interfețe generice utilizate în diverse tehnologii și aplicații. Utilizarea principală a SerDes este de a oferi transfer de date de mare viteză pe o singură linie sau pereche diferențială pentru a reduce numărul de pini I/O pe un cip și interconectarea dintre componente.
Structura principală a SerDes este împărțită în două blocuri funcționale: un bloc convertor paralel-serial (PISO, Parallel In Serial Out ) și un bloc convertor serial-paralel (SIPO, Serial In Parallel Out ). Există patru arhitecturi SerDes diferite:
Un bloc convertor PISO paralel-serial are de obicei o intrare de ceas paralelă, un set de linii de intrare de date și o intrare de reținere a datelor. Poate folosi o buclă blocată în fază internă sau externă (PLL) pentru a multiplica semnalul de ceas paralel de intrare la frecvența de ceas de ieșire serială. Cea mai simplă formă de PISO are doar un registru de deplasare , care preia date paralele cu sincronizare paralelă și le avansează la o rată de ceas serial mai mare. Implementările pot utiliza, de asemenea, registrul dublu buffering pentru a evita metastabilitatea la transferul de date între părți cu rate de ceas diferite.
SIPO-urile, unitatea de conversie serial-la-paralel, au de obicei o ieșire de ceas de intrare, un set de linii de date de ieșire și blocaje de date de ieșire. Ceasul de recepție poate fi recuperat din date folosind metoda de recuperare a ceasului. Cu toate acestea, SerDes care nu transmit semnale de ceas folosesc ceasuri de referință pentru a bloca PLL-ul la frecvența TX necesară pentru a evita armonicile de frecvență joasă prezente în fluxul de date . Blocul SIPO reduce ceasul de intrare pentru ieșirea paralelă. Implementările au de obicei două registre conectate ca un tampon dublu. Un registru este folosit pentru a sincroniza fluxul serial, iar celălalt este folosit pentru a stoca date pe partea mai lentă, paralelă.
Unele tipuri de SerDes includ un bloc de codificare/decodare. Scopul unei astfel de codificări și decodări este de obicei de a schimba proprietățile statistice ale semnalului transmis pentru a facilita recuperarea ceasului la receptor și pentru a menține sincronizarea cadrului. Codarea poate oferi, de asemenea, echilibru DC.
SerDes-ul tactat în paralel sunt de obicei utilizate pentru a serializa o magistrală de intrare paralelă împreună cu semnalele de adresă și de control. Fluxul serializat este trimis împreună cu semnalul de ceas. Trecerea ceasului de ordinul 5-10 ps rms.
SerDes cu sincronizare internă serializează datele și sincronizarea într-un singur flux. Mai întâi, este transmis un ciclu de ceas și apoi fluxul de date; aceasta creează o margine ascendentă periodică la începutul fluxului de biți de date. Deoarece ceasurile sunt încorporate și pot fi extrase din fluxul de biți, toleranța la jitter a serializatorului (transmițătorului) este de 80-120 ps rms, în timp ce disparitatea ceasului de referință în deserializator poate fi de ± 50.000 ppm (adică 5%).
SerDes tip 8b/10b traduce fiecare octet de date într-un cod de 10 biți înainte de a serializa datele. Deserializatorul folosește frecvența de referință pentru a controla ceasurile recuperate din fluxul de biți. Deoarece informațiile de ceas sunt generalizate în fluxul de biți de date și nu sunt încorporate în mod explicit în acesta, fluctuația rms a serializatorului (transmițătorului) este în intervalul 5-10 ps, iar diferența de frecvență de referință în deserializator este de aproximativ ±100 ppm .
Schema de codificare standard utilizată în SerDes este codificarea 8b/10b . Acest lucru menține echilibrul DC, asigură încadrarea și garantează tranziții frecvente. Tranzițiile garantate permit receptorului să extragă ceasurile încorporate. Codurile de control permit încadrarea, de obicei la începutul unui pachet. Interfața laterală paralelă tipică SerDes 8b/10b are o linie de ceas, o linie de control și 8 linii de date.
Un astfel de serializator, împreună cu un codificator 8b/10b și un bloc deserializator-plus-decodor, este definit în specificația Gigabit Ethernet .
O altă schemă de codificare standard utilizată cu SerDes este codificarea 64b/66b. Acest circuit oferă echilibru statistic DC și tranziții de scrambler. Încadrarea este furnizată prin tranziții deterministe în biți de încadrare adăugați.
Astfel de blocuri de codificator serializer-plus-64b/66b și deserializare-plus-decodor sunt definite în specificația 10 Gigabit Ethernet . Partea de transmisie conține un encoder 64b/66b, un encoder și o cutie de viteze care convertește un semnal 66b într-o interfață de 16 biți. Un alt serializator convertește apoi această interfață pe 16 biți într-un semnal serial.
SerDes intercalat cu biți multiplexează mai multe fluxuri de date seriale lente în fluxuri seriale mai rapide, iar receptorul demultiplexează fluxurile de biți mai rapide înapoi în fluxuri mai lente.
Optical Internetworking Forum ( OIF ) a publicat Acorduri de interoperabilitate ( IA ) pentru I/O electrice comune , în cadrul cărora au fost definite 5 generații de interfețe electrice SerDes care funcționează la 3.125, 6, 10, 28 și 56 Gbps. FPMO a anunțat, de asemenea, noi proiecte care operează la 112 Gbps [1] . În plus, au fost publicate descrieri a trei generații anterioare de interfețe electrice. Aceste convenții au fost fie adaptate, fie adoptate în grade diferite, fie au influențat interfețele electrice definite de IEEE 802.3 , InfiniBand , Serial RapidIO , Fibre Channel și multe alte standarde.