VHDL

VHDL
Clasa de limba Limbajul de descriere hardware și limbajul de programare
Aparut in 1983
Eliberare
  • IEEE 1076-2019
Tip sistem strict
A fost influențat Ada , Pascal
Site-ul web vhdl.org
 Fișiere media la Wikimedia Commons

VHDL ( V HSIC  ( Very high speed integrated circuits) Hardware D escription Language ) este un limbaj pentru descrierea hardware-ului circuitelor integrate. Limbajul de proiectare VHDL este limbajul de bază în dezvoltarea hardware-ului pentru sistemele de calcul moderne.

Crearea unui VHDL

A fost dezvoltat în 1983 din ordinul Departamentului de Apărare al SUA cu scopul de a descrie în mod oficial circuitele logice pentru toate etapele dezvoltării sistemelor electronice, de la modulele de microcircuite până la sistemele de calcul mari.

Inițial, limbajul a fost destinat modelării, dar mai târziu a fost separat de acesta un subset care poate fi sintetizat . Scrierea unui model pe un subset sintetizat vă permite să implementați sinteza automată a unui circuit care este echivalent funcțional cu modelul original. Prin intermediul limbajului VHDL este posibilă proiectarea la diferite niveluri de abstractizare (comportamental sau algoritmic, transferuri de registre, structurale), în conformitate cu termenii de referință și preferințele dezvoltatorului. Este prevăzută posibilitatea de proiectare ierarhică, care se realizează cât mai mult posibil în proiecte extrem de mari, cu participarea unui grup mare de dezvoltatori. Pare posibil să distingem următoarele trei componente ale limbii:

Standarde 1987 , 1991 , 1993 , 1996 , 1997 , 1999 , 2000 , 2002 și 2008 _ multe dintre îmbunătățirile sale sunt fixe, de exemplu, pornind de la standardul VHDL-2000, limbajul dobândește bazele unei paradigme orientate pe obiecte . VHDL-93 este cel mai recent standard CAD complet acceptat. .

VHDL a fost creat ca un instrument pentru descrierea sistemelor digitale, dar există un subset al limbajului - VHDL AMS (Analog Mixed Signal), care vă permite să descrieți atât circuite pur analogice, cât și mixte (hibride) - digital-analogice.

Standarde

Sponsor: Comitetul pentru standarde de automatizare a designului al IEEE Computer Society, Aprobat: 26 iulie 2002, American National Standards Institute, Aprobat: 21 martie 2002, Consiliul pentru standarde IEEE-SA Aprobat: 26 septembrie 2008 IEEE SA-Standards Board

Hardware open source folosind VHDL

Descrierile microprocesoarelor deschise ERC32 ( SPARC V7) și LEON (SPARC V8) au fost create în limbajul VHDL . Codul sursă este disponibil sub licențele LGPL și , respectiv , GPL .

Verificare în VHDL

Pe baza limbajului VHDL'2008, a fost dezvoltată Metodologia de verificare VHDL Open Source ( OS-VVM ), care vă permite să implementați acoperirea funcțională și generarea controlată de teste pseudo-aleatorie, care este utilizată în verificarea blocurilor funcționale digitale. În OS-VVM au fost scrise mai multe pachete VHDL open source, care vă permit să generați pur și simplu teste pseudo-aleatoare și acoperire funcțională inteligentă în proiectele dvs. folosind funcțiile descrise în pachetele propuse CoveragePkgși RandomPkg. OS-VVM oferă caracteristici similare cu alte limbi de verificare ( SystemVerilog sau e ).

Note

Literatură

Vezi și

Link -uri