Trigger

Versiunea actuală a paginii nu a fost încă examinată de colaboratori experimentați și poate diferi semnificativ de versiunea revizuită la 1 martie 2022; verificările necesită 10 modificări .

Trigger (sistem de declanșare) - o clasă de dispozitive electronice care au capacitatea de a rămâne într-una dintre cele două stări stabile pentru o perioadă lungă de timp și de a le alterna sub influența semnalelor externe. Fiecare stare de declanșare este ușor de recunoscut după valoarea tensiunii de ieșire. Prin natura acțiunii, declanșatoarele aparțin dispozitivelor cu impuls - elementele lor active (tranzistoare, lămpi) funcționează într-un mod cheie, iar schimbarea stărilor durează foarte puțin.

O caracteristică distinctivă a declanșatorului ca dispozitiv funcțional este proprietatea de a stoca informații binare. Prin memorie de declanșare se înțelege capacitatea de a rămâne într-una din cele două stări chiar și după ce semnalul de comutare este terminat. Luând una dintre stări ca „1” și cealaltă ca „0”, putem presupune că declanșatorul stochează (amintește) un bit din numărul scris în cod binar.

Când alimentarea este pornită, declanșatorul își asumă în mod imprevizibil (cu probabilitate egală sau inegală) una dintre cele două stări. Acest lucru duce la necesitatea de a efectua setarea inițială a declanșatorului la starea inițială necesară, adică de a trimite un semnal de resetare la intrările asincrone ale declanșatorilor, contoarelor , registrelor etc. (de exemplu, folosind un lanț RC ), și, de asemenea, luați în considerare faptul că celulele RAM , construite pe declanșatoare ( memorie de tip static ), conțin informații arbitrare după includere.

La fabricarea declanșatorilor, dispozitivele semiconductoare sunt utilizate în principal (de obicei tranzistoare bipolare și cu efect de câmp), în trecut - relee electromagnetice , tuburi vidate . Odată cu apariția tehnologiei pentru producerea de microcircuite cu un grad mic și mediu de integrare, a fost stăpânită producția unei game extinse de flip-flops în design integrat. În prezent, circuitele logice, inclusiv cele care utilizează bistabile, sunt create în medii de dezvoltare integrate pentru diferite circuite integrate logice programabile (FPGA) . Sunt utilizate în principal în tehnologia informatică pentru organizarea componentelor sistemelor informatice: registre , contoare , procesoare , RAM .

Istorie

Caracteristicile discontinue ale tuburilor electronice, pe care se bazează acțiunea declanșatorilor , au fost descrise pentru prima dată sub denumirea de „releu catodic” de către M.A. Bonch -Bruevich în 1918 . Eccles și F. W. Jordan în brevetul britanic nr. 148582, aplicat pentru 21 iunie 1918 [2] și în articolul „ Switching Relay Using Three-Electrode Vacuum Tubes ” [3] din 19 septembrie 1919 .

Definiții

Trigger ( multivibrator bistabil [4] ) este o mașină digitală cu mai multe intrări și 2 ieșiri.

Un declanșator este un dispozitiv de tip serial cu două stări stabile de echilibru, conceput pentru a înregistra și stoca informații. Sub acțiunea semnalelor de intrare, declanșatorul poate comuta de la o stare stabilă la alta. În acest caz, tensiunea la ieșire se modifică brusc.

Declanșatorii sunt numiți [5] astfel de dispozitive logice , ale căror semnale de ieșire sunt determinate nu numai de semnalele de la intrări, ci și de istoricul activității lor, adică de starea elementelor de memorie.

Triggerul este unul dintre elementele de bază (de bază) ale tehnologiei digitale [6] . Unii cercetători [7] includ declanșatorul în 100 de mari invenții.

Flip- flop -ul nu este un element logic de prim nivel , ci în sine constă din elemente logice de prim nivel - invertoare sau porți logice . În raport cu elementele logice ale primului nivel, flip-flop-ul este un dispozitiv logic al celui de-al doilea nivel.

Trigger este o celulă elementară a RAM .

Un declanșator este cel mai simplu dispozitiv care îndeplinește o funcție logică cu feedback , adică cel mai simplu dispozitiv din cibernetică .

Flip- flop N-ary este un dispozitiv (celulă de memorie comutabilă elementară, comutator cu N poziții stabile) care are N stări stabile și capacitatea de a comuta din orice stare în orice altă stare.

Un flip- flop este un dispozitiv logic cu două stări stabile 0 și 1, având mai multe intrări și două ieșiri, una directă și cealaltă inversă.

Clasificare

Declanșatoarele sunt împărțite în două grupuri mari - dinamice și statice . Ele sunt denumite după modul în care sunt prezentate informațiile de ieșire.

Un declanșator dinamic este un generator controlat, una dintre stările căruia (singura) se caracterizează prin prezența unei secvențe continue de impulsuri cu o anumită frecvență la ieșire, iar cealaltă (zero) prin absența impulsurilor de ieșire. Schimbarea stărilor se realizează prin impulsuri externe (Figura 3).

Declanșatoarele statice includ dispozitive, fiecare stare este caracterizată de niveluri constante ale tensiunii de ieșire (potențiale de ieșire): ridicate - aproape de tensiunea de alimentare și scăzute - aproape de zero. Declanșatorii statici sunt adesea denumiți declanșatori potențiali pe baza modului în care este prezentată rezultatul lor.

Declanșatoarele statice (potențiale), la rândul lor, sunt împărțite în două grupuri inegale ca valoare practică - declanșatoare simetrice și asimetrice. Ambele clase sunt implementate pe un amplificator în două trepte de două invertoare cu feedback pozitiv și își datorează numele metodelor de organizare a conexiunilor electrice interne între elementele circuitului.

Declanșatoarele simetrice se disting prin simetria circuitului atât în structură, cât și în parametrii elementelor ambelor brațe. Pentru flip-flops asimetrici, parametrii elementelor cascadelor individuale, precum și conexiunile dintre ele, nu sunt identici.

Flip-flops statice simetrice alcătuiesc cea mai mare parte a flip-flops utilizate în echipamentele electronice moderne. Schemele de flip-flops simetrice în cea mai simplă implementare ( 2x2OR-NOT ) sunt prezentate în Figura 4.

Caracteristica principală și cea mai generală de clasificare - funcțională - vă permite să sistematizați declanșatoarele simetrice statice conform metodei de organizare a conexiunilor logice între intrările și ieșirile declanșatorului în anumite momente discrete înainte și după apariția semnalelor de intrare. Conform acestei clasificări, declanșatorii sunt caracterizați prin numărul de intrări logice și scopul lor funcțional (Figura 5).

A doua schemă de clasificare, independentă de cea funcțională, caracterizează declanșatorii prin metoda de introducere a informațiilor și le evaluează prin momentul actualizării informațiilor de ieșire în raport cu momentul modificării informațiilor la intrări (Figura 6).

Fiecare dintre sistemele de clasificare caracterizează declanșatorii în funcție de diferiți indicatori și, prin urmare, se completează unul pe celălalt. De exemplu, clapele de tip RS pot fi sincrone sau asincrone .

Un declanșator asincron își schimbă starea imediat în momentul modificării semnalului sau semnalelor informaționale corespunzătoare, cu o anumită întârziere egală cu suma întârzierilor pe elementele care alcătuiesc acest declanșator.

Declanșatoarele sincrone răspund la semnalele informaționale numai dacă există un semnal corespunzător la așa-numita intrare de sincronizare C (din ceasul englezesc). Această intrare este denumită și „tact”. Astfel de semnale de informare sunt numite sincrone. Bistabilele sincrone, la rândul lor, sunt împărțite în flip-flo-uri cu control static și dinamic pe intrarea de sincronizare C.

Declanșatoarele de control static primesc semnale de informații atunci când o unitate logică (intrare directă) sau zero logic (intrare inversă) este aplicată la intrarea C.

Declanșatoarele cu control dinamic percep semnale informaționale atunci când semnalul la intrarea C se schimbă (scăderea) de la 0 la 1 (intrare C dinamică directă) sau de la 1 la 0 (intrare C dinamică inversă). Se găsește și numele „declanșator cu acționare frontală ” .

Flip- flop -urile cu o singură etapă ( zăvor , zăvoare) constau dintr-o etapă, care este un element de memorie și un circuit de control, ele sunt, de regulă, cu control static. Declanșatoarele controlate dinamic cu o singură etapă sunt utilizate în prima etapă a declanșatoarelor controlate dinamic în două etape. Un declanșator cu o singură etapă pe UGO (Desemnare grafică convențională) este notat cu o singură literă T.

Declanșatoarele în două etape ( " flip-flop ", "slapping") sunt împărțite în declanșatoare cu control static și declanșatoare cu control dinamic. Cu un nivel de semnal la intrarea C , informațiile, în conformitate cu logica declanșatorului, sunt scrise în prima etapă (a doua etapă este blocată pentru înregistrare). La un nivel diferit al acestui semnal, starea primei trepte este copiată în a doua (prima etapă este blocată pentru înregistrare), semnalul de ieșire apare în acest moment cu o întârziere egală cu întârzierea funcționării etapă. În mod obișnuit, flip-flop-urile în două etape sunt utilizate în circuitele în care funcțiile logice ale intrărilor flip-flop depind de ieșirile sale pentru a evita cursele în timp. Declanșatoarele în două etape în denumirile grafice convenționale (UGO) sunt notate cu două litere TT .

Declanșatoarele cu logică complexă sunt, de asemenea, disponibile în una și două etape. În aceste declanșatoare, alături de semnalele sincrone, există și cele asincrone. Un astfel de declanșator este prezentat în figura din dreapta, semnalele de intrare superioare ( S ) și inferioare ( R ) sunt asincrone.

Circuitele de declanșare sunt, de asemenea, clasificate în funcție de următoarele criterii:

numărul de stări stabile întregi ( baza sistemului de numere ) (de obicei există două stări stabile, mai rar - mai multe, vezi declanșare binar, declanșare ternar , declanșare cuaternar [8] , ..., declanșare zecimală , ... , declanșator n-ary, ...);
numărul de niveluri — două niveluri (înalt, scăzut) în elemente cu două niveluri , trei niveluri (pozitiv, zero, negativ) în elemente cu trei niveluri [9] , …, N-niveluri în elemente de N-nivel, … ;
după metoda de reacție la interferență - transparentă și opac. Opace, la rândul lor, sunt împărțite în permeabile și impenetrabile;
în funcție de compoziția elementelor logice (declanșează elementele ȘI-NU , SAU-NU etc.).

Tipuri de sincronizare

Figura 6. Clasificarea declanșatorilor după tipul de sincronizare

Concepte de bază

Un declanșator este un element de stocare cu două (sau mai multe) stări stabile, care se schimbă sub acțiunea semnalelor de intrare și este conceput pentru a stoca un bit de informații, adică are o stare de 0 logic sau 1 logic.

Toate tipurile de declanșatoare sunt o mașină cu stări finite , inclusiv elementul de memorie real (EP) și un circuit combinațional (CS), care poate fi numit circuit de control sau logică de intrare de declanșare (Figura 7).

În graficul declanșator , fiecare vârf al graficului este conectat la toate celelalte vârfuri, în timp ce tranzițiile de la vârf la vârf sunt posibile în ambele direcții (bidirecțional). Graficul unui declanșator binar este două puncte conectate printr-un segment de linie dreaptă, un declanșator ternar este un triunghi, un declanșator cuaternar este un pătrat cu diagonale, un declanșator quinar este un pentagon cu o pentagramă etc. Când N = 1, graficul declanșatorului degenerează într-un punct, în matematică îi corespunde un unar sau zero unar, iar în electronică - montarea „1” sau montarea „0”, adică cel mai simplu ROM . Stările de echilibru au o buclă suplimentară pe graficul declanșatorului, ceea ce înseamnă că atunci când semnalele de control sunt eliminate, declanșatorul rămâne în starea setată.

Starea de declanșare este determinată de semnalele de la ieșirile directe și inverse. Când este reprezentat pozitiv (logică pozitivă), un nivel de tensiune ridicat la ieșirea directă reprezintă o valoare logică 1 (stare = 1), iar un nivel scăzut reprezintă o valoare logică 0 (stare = 0). Într-o reprezentare negativă (logică negativă), un nivel înalt (tensiune) corespunde unei valori logice de 0, iar un nivel scăzut (tensiune) corespunde unei valori logice de 1.

Modificarea stării declanșatorului (comutarea sau înregistrarea acestuia) este asigurată de semnale externe și semnale de feedback care vin de la ieșirile declanșatorului către intrările circuitului de control (circuit combinat sau logica de intrare). De obicei, semnalele externe, cum ar fi intrările de declanșare, sunt notate cu litere latine R, S, T, C, D, V etc.

În cele mai simple circuite de declanșare, un circuit de control separat (CS) poate fi absent. Deoarece proprietățile funcționale ale declanșatorilor sunt determinate de logica lor de intrare, numele intrărilor principale sunt transferate la numele declanșatorului.

Intrările de declanșare sunt împărțite în informații (R, S, T, etc.) și control (C, V). Intrările de informații sunt proiectate pentru a primi semnale de informații stocate. Numele semnalelor de intrare sunt identificate cu numele intrărilor de declanșare. Intrările de control sunt utilizate pentru a controla înregistrarea informațiilor. Există două tipuri de semnale de control în declanșatoare:

semnalul de sincronizare (ceas) C, furnizat la intrarea C (intrare de ceas);
semnal de activare V, furnizat la intrarea V.

Intrările V ale declanșatorului primesc semnale care permit (V=1) sau interzic (V=0) înregistrarea informațiilor. În flip-flo-urile sincrone cu o intrare V, informațiile pot fi înregistrate dacă semnalele de la intrările C și V de control se potrivesc.

Funcționarea flip-flop-urilor este descrisă folosind un tabel de comutare, care este un analog al unui tabel de adevăr pentru logica combinațională. Starea de ieșire a declanșatorului este de obicei indicată cu litera Q. Indexul de lângă literă înseamnă starea înaintea semnalului (t) sau (t-1) sau după semnal (t+1) sau (t). În flip-flop-uri cu o ieșire în parafază (două faze), există o a doua ieșire (inversă), care este notat cu Q , /Q sau Q'.

Pe lângă definiția tabelară a operației de declanșare, există o definiție formală a funcției de declanșare în formulele logicii secvențiale . De exemplu, funcția unui flip-flop RS în logica secvențială este reprezentată de formula:

\left({\bar {x}}\lor x\,\angle \,y\right).

Înregistrarea analitică a unui declanșator SR arată astfel:

Q=S\lor {\overline {S}}\,\angle \,{\overline {R}}.

Tipuri de declanșare

Șlapi RS

RS flip-flop asincron Tabel general de tranziții ale flip-flop-ului SR

S	R	Q(t)	Q (t)
H	DAR	0	unu
DAR	H	unu	0
H	H	Q(t-1)	Q (t-1)
DAR	DAR	nedefinit _	nedefinit _
A - nivel activ; H - nivel inactiv.

Tabel de tranziție flip-flop RS pe elementele OR-NOT

S	R	Q(t)	Q (t)
0	unu	0	unu
unu	0	unu	0
0	0	Q(t-1)	Q (t-1)
unu	unu	0	0

RS-trigger [10] [11] , sau SR-trigger (din engleză. Set / Reset - set / reset) - un declanșator asincron care își păstrează starea anterioară atunci când ambele intrări sunt inactive și își schimbă starea atunci când este aplicat uneia dintre intrările sale de nivel activ. Când un nivel activ este aplicat ambelor intrări, starea declanșatorului este în general nedefinită, dar în implementări specifice pe elemente logice, ambele ieșiri iau stările fie de zero logic, fie de 1 logic. În funcție de implementarea specifică, intrarea activă nivelul poate fi fie 1 logic, fie 0 logic. Deci, într-un flip-flop RS realizat pe 2 elemente 2ȘI-NU, nivelul de intrare activ este 0 logic.

Când se aplică un nivel activ la intrarea S (din engleză Set - set), starea de ieșire devine egală cu o unitate logică. Și când se aplică un nivel activ la intrarea R (din engleză. Resetare - resetare), starea de ieșire devine egală cu zero logic. Starea în care nivelurile active sunt aplicate simultan ambelor intrări R și S nu este definită și depinde de implementare, de exemplu, într-un declanșator pe elementele „sau nu”, ambele ieșiri trec în starea 0 logic, care persistă atâta timp cât 1-urile logice sunt păstrate la intrări.Translația unuia din intrări în starea inactivă, în acest exemplu la 0 logic, pune flip-flop-ul într-una dintre stările stabile permise. Tranziția simultană a ambelor intrări de la starea activă la starea inactivă determină comutarea imprevizibilă a flip-flop-ului la una dintre stările stabile.

În unele literaturi, flip-flops pentru care este documentat care stare la ieșiri corespunde nivelurilor active simultane la intrări (adică RS-flip-flops în care starea interzisă este extinsă într-un fel sau altul) se numesc Rs. , rS sau chiar R- și S-flip-flops , după numele intrării care are prioritate. Cu toate acestea, ieșirea din starea predeterminată trebuie totuși efectuată prin transfer secvențial (nu simultan) al intrărilor în starea inactivă, sub rezerva întârzierilor pașaportului (corespunzătoare vitezei fizice a declanșatorului).

Flip-flop-ul RS este folosit pentru a genera un semnal cu margini pozitive și negative, controlate separat prin aplicarea de impulsuri la intrările care sunt distanțate în timp. De asemenea, flip-flops-uri RS sunt adesea folosite pentru a elimina declanșarea falsă a dispozitivelor digitale din așa-numita „ sarire de contact ”.

RS-flip-flops sunt uneori numite RS-latch [12] .

Desemnarea grafică condiționată a unui flip-flop RS asincron.
Flip-flop RS asincron pe elemente 2I-NOT.
Graficul de tranziție al unui flip-flop RS asincron.
Harta Carnot a unui flip-flop RS asincron.
Schemă pentru eliminarea contactului sărituri .

RS flip-flop sincron

C	S	R	Q(t)	Q(t+1)
0	X	X	0	0
0	X	X	unu	unu
unu	0	0	0	0
unu	0	0	unu	unu
unu	0	unu	0	0
unu	0	unu	unu	0
unu	unu	0	0	unu
unu	unu	0	unu	unu
unu	unu	unu	0	nedefinit
unu	unu	unu	unu	nedefinit

Schema unui flip-flop RS sincron coincide cu schema unui declanșator D cu o singură etapă parafazică (două faze), dar nu invers, deoarece combinațiile S=0, R=0 și S=1, R= 1 nu sunt utilizate într-un declanșator D parafază (două faze).

Algoritmul pentru funcționarea unui flip-flop RS sincron poate fi reprezentat prin formula

Q(t+1)={\overline {R}}\cdot \left(~Q(t)+S~\right)+x\cdot S\cdot R,

unde x este o stare nedeterminată.

În mod similar, un flip-flop cu o stare predeterminată (Rs sau rS) permite două semnale active în momentul sincronizării și comută în funcție de semnalul care are prioritate pentru acesta.

Desemnarea grafică simbolică a unui flip-flop RS cu sincronizare statică
Schema unui flip-flop RS sincron pe elemente 2I-NOT.
Graficul de tranziție al unui flip-flop RS sincron.
Harta Carnot a unui flip-flop RS sincron.

D-flip-flops

D-flip-flops-urile sunt numite și declanșatoare de întârziere (din engleză. delay ).

D-flip-flop sincron

D	Q(t)	Q(t+1)
0	0	0
0	unu	0
unu	0	unu
unu	unu	unu

D-trigger ( D din engleză delay - delay [13] [14] [15] , sau din data [16] - data ) - își amintește starea intrării și o trimite la ieșire.

D-flip-flops-urile au cel puțin două intrări: D informațional și C de sincronizare . Intrarea ceasului C poate fi statică (potenţială) sau dinamică. Pentru flip-flops cu o intrare statică C, informațiile sunt înregistrate în timpul la care nivelul semnalului C=1, astfel de flip-flops sunt uneori numite „latch transparent”. În flip-flops cu intrare dinamică C, informațiile sunt scrise de la intrarea D în starea de declanșare numai în momentul căderii de tensiune la intrarea C. Intrarea dinamică este reprezentată în diagrame printr-un triunghi sau o oblică. Dacă partea superioară a triunghiului este îndreptată către cip sau o bară oblică sub formă de bară oblică (intrare dinamică directă), atunci declanșatorul se declanșează pe marginea pulsului , dacă triunghiul este îndepărtat de imaginea microcircuitului sau a slash sub forma unei backslash (intrare dinamică inversă), apoi prin căderea pulsului.

Într-un astfel de flip-flop, informațiile de ieșire pot fi întârziate cu un ciclu în raport cu informațiile de intrare.Deoarece informațiile de ieșire rămân neschimbate până la sosirea următorului impuls de sincronizare, declanșatorul D este numit și declanșator cu stocare de informații sau un declanșatorul de blocare.

Teoretic, un flip-flop D parafazat (bifazic) poate fi format din orice flip-flop RS- sau JK, dacă semnalele reciproc inverse sunt aplicate simultan la intrările lor.

Flip-flop-ul D este folosit în principal pentru implementarea unui zăvor. Deci, de exemplu, pentru a stoca 32 de biți de informații dintr-o magistrală paralelă, la un moment dat, se folosesc 32 de flip-flop-uri D, iar intrările lor de sincronizare sunt combinate pentru a controla înregistrarea informațiilor în latch-ul format, iar intrările 32 D sunt conectat la autobuz.

În flip-flops-urile D cu o singură etapă, în timpul transparenței, toate modificările informațiilor de la intrarea D sunt transmise la ieșirea Q. În cazul în care acest lucru este nedorit, slip-flops-urile D în două etape (push-pull, Master-Slave, MS) ar trebui folosit.

D-trigger în două etape

Într-un declanșator cu o singură etapă, există o etapă de stocare a informațiilor, în timp ce în starea de înregistrare declanșatorul este „transparent”, adică toate modificările de la intrarea de declanșare sunt repetate la ieșirea de declanșare, ceea ce poate duce la declanșarea falsă a dispozitive după declanșare. Un declanșator în două etape are două etape. În primul rând, informațiile sunt scrise în prima etapă, toate modificările la intrarea declanșatorului nu ajung la a doua etapă înainte de semnalul de rescriere, apoi, după trecerea declanșatorului D din prima etapă la modul de stocare, informația este rescrisă în a doua etapă și apare la ieșire, ceea ce face posibilă evitarea stării de „transparență”. Un declanșator în două etape se numește TT. Dacă prima etapă a unui declanșator D în două trepte este realizată pe un declanșator D static, atunci declanșatorul D în două trepte se numește un declanșator D în două trepte cu control static, iar dacă este pe un declanșator D dinamic , atunci declanșatorul D în două trepte se numește declanșator D în două trepte cu control dinamic.

T-flip-flops

T-trigger (din engleză. Toggle - switch ) este adesea numit declanșator de numărare, deoarece este cel mai simplu contor modulo 2 [5] .

T-trigger asincron

Un T-flip-flop asincron nu are o intrare de activare a numărării - T și pornește fiecare impuls de ceas la intrarea C.

T-flip-flop sincron

T	Q(t)	Q(t+1)
0	0	0
0	unu	unu
unu	0	unu
unu	unu	0

T-flip-flop sincron [17] , cu câte unul la intrarea T , pentru fiecare ciclu la intrarea C își schimbă starea logică în invers, și nu schimbă starea de ieșire la zero la intrarea T . Un flip-flop T poate fi construit pe un flip-flop JK, un flip-flop D cu două trepte (Master-Slave, MS) și două flip-flop D cu o singură treaptă și un invertor.

După cum puteți vedea în tabelul de adevăr al unui flip-flop JK, acesta intră în stare inversă de fiecare dată când se aplică un 1 logic la intrările J și K în același timp . Această proprietate vă permite să creați un flip-flop T. bazat pe flip-flop JK prin combinarea intrărilor J și K.

Într-un flip-flop D în două trepte (Master-Sclav, MS), ieșirea inversă Q este conectată la intrarea D, iar impulsurile de numărare sunt alimentate la intrarea C. Ca rezultat, declanșatorul își amintește valoarea Q cu fiecare impuls de numărare , adică va comuta în starea opusă.

T-flip-flop este adesea folosit pentru a împărți frecvența la 2, în timp ce intrarea T primește o unitate, iar intrarea C este un semnal cu o frecvență care va fi împărțită la 2.

Flip-flop JK

Numele acestui tip de declanșator a fost sugerat de Eldrid Nelson în perioada petrecută la Hughes Aircraft . În dezvoltarea circuitului logic al acestui flip-flop, Nelson a desemnat perechi de intrări de declanșare cu acțiune inversă A și B, C și D, E și F, G și H, J și K. Într-o cerere de brevet depusă în 1953, pentru intrările declanșatorului descris de el, care mai târziu a primit numele JK flip-flop, Nelson a folosit denumirile „J-input” și „K-input” [18]

J	K	Q(t)	Q(t+1)
0	0	0	0
0	0	unu	unu
0	unu	0	0
0	unu	unu	0
unu	0	0	unu
unu	0	unu	unu
unu	unu	0	unu
unu	unu	unu	0

Flip-flop-ul JK [19] [20] funcționează în același mod ca flip-flop RS, cu o excepție: când se aplică unul logic ambelor intrări J și K, starea ieșirii flip-flop se schimbă în invers, adică se efectuează o operație de inversare (așa se deosebește de flip-flo-urile RS cu o stare predefinită care merg strict la un zero sau unu logic, indiferent de starea anterioară). Intrarea J este similară cu intrarea S a unui flip-flop RS. Intrarea K este similară cu intrarea R a unui flip-flop RS. Când se aplică unul la intrarea J și zero la intrarea K , starea de ieșire a declanșatorului devine egală cu una logică. Și când se aplică unul la intrarea K și zero la intrarea J , starea de ieșire a declanșatorului devine egală cu zero logic. Flip-flop-ul JK, spre deosebire de RS flip-flop, nu are stări dezactivate la intrările principale, dar acest lucru nu ajută în niciun fel atunci când regulile de dezvoltare a circuitelor logice sunt încălcate. În practică, sunt utilizate numai bistabile JK sincrone, adică stările intrărilor principale J și K sunt luate în considerare numai în momentul tacării, de exemplu, pe marginea pozitivă a impulsului la intrarea de sincronizare, întrucât conceptul de „simultaneitate” pentru semnalele asincrone deja în sine, în însăși definiția, conține incertitudinea comportamentului în funcție de tipul de cursă de stat (din nou, declanșatoarele Rs și rS nu au această problemă, deoarece nu efectuează inversarea , ci pur și simplu să se supună semnalului care este prioritar pentru ei).

Teoretic, construirea unui flip-flop JK asincron ar însemna în esență construirea unui flip-flop RS cu intrări dinamice, atunci când marginea semnalului J(S) comută flip-flop-ul la unul logic, iar marginea K(R). ) semnal la zero, chiar dacă nivelul semnalului J continuă să persistă și invers. Desigur, „simultaneitatea” comutării este direct interzisă aici și necesită intervale determinate de viteza pașaportului declanșatorului. Un flip-flop cu tac static se poate comporta în mod similar, menținând intrarea ceasului ridicată în momentul comutării intrărilor.

Bazat pe flip-flop JK, este posibil să construiți un flip-flop D sau un T-flip-flop. După cum puteți vedea în tabelul de adevăr al unui flip-flop JK, acesta intră în stare inversă de fiecare dată când se aplică un 1 logic la intrările J și K în același timp . Această proprietate vă permite să creați un flip-flop T. pe baza flip-flop-ului JK prin combinarea intrărilor J și K [21] .

Algoritmul pentru funcționarea unui flip-flop JK poate fi reprezentat prin formula

Q(t+1)={\overline {Q}}(t)\cdot J+Q(t)\cdot {\overline {K}}.

Desemnarea grafică convențională a unui flip-flop JK cu o intrare statică C
Graficul de tranziție flip-flop JK
Harta Carnot a flip-flop-ului JK

Declanșatoare sincrone și asincrone

Declanșatoare asincrone

Un declanșator asincron își schimbă starea imediat în momentul apariției semnalului(lor) de informare corespunzător, cu o anumită întârziere egală cu suma întârzierilor pe elementele care alcătuiesc acest declanșator.

Declanșatoare sincrone cu sincronizare dinamică

Bistabilele sincrone cu sincronizare dinamică își schimbă starea doar în momentul unei anumite tranziții a semnalului de ceas (fie 0 → 1, fie 1 → 0, adică pe frontul ascendent sau descendent al impulsului de ceas). Cu un nivel constant al semnalului la intrarea ceasului, nicio modificare a intrărilor de informații nu se reflectă în starea declanșatorului.

Figura prezintă un circuit D-flip-flop cu sincronizare pe marginea ascendentă a semnalului de ceas.

Declanșatorul constă din trei flip-flo-uri RS asincrone pe elemente NAND. Unul dintre declanșatori este cel principal (DD5, DD6), celelalte două sunt auxiliare (DD1, DD2 și DD3, DD4) care își amintesc starea liniei D la momentul frontului pozitiv al semnalului C și împiedică re -declanșarea.

Când semnalul de ceas este inactiv (C=0), ambele flip-flop auxiliare au un semnal 1 la ieșire (flip-flop-ul principal este astfel în modul de stocare), iar unul dintre ele este în starea „pornit” ( ieșirile elementelor logice sunt semnalele 1 și 0 ), iar cea de-a doua este în starea „dezactivată” 11. Care dintre bistabile este în starea „dezactivată” depinde de semnalul de la intrarea D. Deci, dacă D =0, atunci declanșatorul DD3, DD4 este în starea 11, iar declanșatorul DD1, DD2 este în starea 10, iar la D=1, se observă imaginea opusă.

De îndată ce intrarea C suferă un salt 0 → 1, bistabilele auxiliare sunt fixate în stările anti-fază 10 și 01, care nu se modifică cu nicio modificare a semnalului D. În consecință, bistacul principal este într-unul. din două stări, în funcție de semnalul D la momentul săriturii ceasului.

Declanșatoare ternare

Diagramele logice ale analogilor ternari ai flip-flop RS, flip-flop D cu o singură etapă, flip-flop D cu două etape și flip-flop de numărare (T-flip-flop) sunt prezentate la pagina [22] .

Declanșatoare cvadruple

A se vedea pagina [23] pentru diagramele logice ale analogilor cuaternari ai flip-flop RS, flip-flop D cu o singură etapă, flip-flop D în două etape și flip-flop de numărare (T-flip-flop) .

Declanșatoare cu orice număr de stări stabile

Un flip-flop cu orice număr de stări stabile N este construit din N elemente logice (N-1) SAU-NU sau (N-1) ȘI-NU prin conectarea ieșirii fiecărui element (Q0, Q1, ..., Q(N-1)) cu intrările corespunzătoare ale tuturor celorlalte elemente. Adică, cel mai mic număr de elemente logice pentru a construi un flip-flop N-ary este N.

Flip-flops pe elementele (N-1)OR-NOT funcționează într-un cod direct de o unitate (la ieșirea Q a unuia dintre elemente - "1", la ieșirile Q a altor elemente - "0").

Flip-flops pe elemente (N-1)ȘI-NU funcționează într-un cod invers unu-zero (la ieșirea Q a unuia dintre elemente - "0", la ieșirile Q a altor elemente - "1").

Aceste flip-flop funcționează ca celule statice de memorie SRAM (scratch-pad memory ), conduse de N tranzistoare de acces (nu sunt prezentate în diagramă).

Când adăugați o intrare și comutare circuite de control în elemente logice, aceste flip-flop pot funcționa ca analogi N-ari ai unui flip-flop binar RS.

În sistemele numerice nepoziționale :
costurile specifice ale invertoarelor nu depind de numărul de stări de declanșare: , unde este numărul de invertoare, este numărul de stări de declanșare. Costurile specifice ale diodelor din părțile logice ale elementelor logice au o dependență liniară de numărul de stări de declanșare: , unde este numărul de invertoare, este numărul de stări de declanșare, este numărul de diode din partea logică a unei logici element. Prin acest parametru, declanșatoarele binare sunt mai profitabile. $y={\frac {x_{1}}{x_{2}}}=1$ $x_{1}$ $x_{2}$
$y=(x_{2}-1)\cdot {\frac {x_{1}}{x_{2}}}=x-1$ $x_{1}$ $x_{2}$ $(x_{2}-1)$

În abordarea de mai sus pentru construirea de flip-flops cu orice număr de stări stabile, pe măsură ce numărul de stări stabile - n crește, crește numărul de intrări în elemente logice din fiecare celulă elementară a declanșatorului. Larry K. Baxter, Lexington, Mass . Deputat : Shintron Company, Inc., Cambridge, Mass . Brevetul SUA 3.764.919 oct. 9, 1973 Depus: Dec. 22, 1972 Fig.3 oferă o abordare diferită pentru construirea de flip-flop cu orice număr de stări stabile, în care numărul de elemente logice și numărul de intrări în elemente logice din fiecare celulă elementară a flip-flop-ului rămâne constant, dar timpul de comutare al flip-flop crește proporțional cu numărul de biți ai flip-flop-ului.

Implementări fizice ale declanșatorilor

Slapi cu tiristor

Tiristorul este potrivit pentru înlocuirea elementului de memorie în flip-flops.

Descrierea circuitului pe exemplul unui declanșator RS: ieșirea de declanșare Q este conectată la catodul tiristor, intrarea S este conectată la electrodul de control, o tensiune constantă este conectată la anod printr-un tranzistor cu efect de câmp cu un poarta, intrarea R este conectată la poarta tranzistorului cu efect de câmp.

Descrierea lucrării: Starea inițială la ieșirea Q este zero: tiristorul este în stare închis, curentul la ieșire corespunde cu zero. Trecerea la starea de unitate: la intrarea S se aplică o tensiune egală cu o unitate logică; tiristorul este deblocat și tensiunea la ieșirea Q crește corespunzător unei unități logice; cu o scădere ulterioară a tensiunii la intrarea S, tiristorul menține o rezistență scăzută și tensiunea la ieșirea Q rămâne egală cu o unitate logică. Trecerea de la unul logic la zero: la intrarea R se aplică o tensiune egală cu una logică. Tranzistorul cu efect de câmp intră într-o stare închisă, tensiunea de la anodul tiristorului scade, în urma căreia rezistența tiristorului crește și intră într-o stare de tensiune de ieșire scăzută corespunzătoare zero logic, această stare se menține la creșterea tensiunii de intrare la anodul tiristor.

Tiristorul poate fi înlocuit cu două tranzistoare bipolare (în funcție de care implementare este mai convenabilă).

Ca rezultat, obținem un flip-flop RS pe trei tranzistoare.

Declanșatoarele bazei contactorului releului

În ciuda dezvoltării electronicii și în special a microelectronicii, logica simplă a releelor electromagnetice este încă folosită. Acest lucru se datorează ușurinței de implementare, imunității ridicate la zgomot și unui nivel bun de izolare electrică a intrărilor și ieșirilor unor astfel de circuite în comparație cu electronica semiconductoare și a lămpii. Dar trebuie avut în vedere faptul că releele electromagnetice consumă, în cea mai mare parte, un curent semnificativ.

Acestea sunt, de exemplu:

circuit de declanșare „cu autopickup” pentru pornirea motoarelor asincrone cu un rotor cu colivie.
Scheme de comutare automată pentru sursele de alimentare de rezervă din industrie și clădiri.

Implementare bazată pe declanșatoare de alte tipuri

Deoarece oricare dintre cele patru tipuri de declanșatoare luate în considerare (RS, D, JK, T) este universal, un declanșator de orice alt tip poate fi implementat pe baza acestuia cu ajutorul unor elemente logice suplimentare. Tabelul prezintă exemple de astfel de implementare.

Tip țintă	Flip-flop RS	D flip-flop	Flip-flop JK	declanșatorul TC
RS
D
JK
TC
T

Vezi și

Sistem de numere binar
Pic
Porți logice binare
invertor
Declanșator ternar
Dekatronul este un numărător de tuburi cu 10 stări stabile.
Contor (electronic)
Înregistrare (tehnologie digitală)
Un calculator
declanșatorul Schmitt

Literatură

Zeldin E. A. Declanșatoare . - Energoatomizdat, 1983. - S. 96. (link inaccesibil)
Jean M. Rabai, Ananta Chandrakasan, Borivoj Nikolic. Circuite integrate digitale. Metodologie de proiectare = Circuite integrate digitale. - Ed. a II-a - M . : „Williams” , 2007. - S. 912 . — ISBN 0-13-090996-3 .
Shamshin VG Istoria mijloacelor tehnice de comunicare. Proc. indemnizaţie., 2003. Universitatea Tehnică de Stat din Orientul Îndepărtat.
Vasyukevich V. O. Analiza funcțiilor de declanșare // Automatizare și informatică. - 2009. - Nr 4. - S. 21-29. — ISSN 0132-4160.
Ugryumov E. P. Elemente și componente ale computerului digital. Moscova: Școala superioară, 1976.

Note

↑ Pagini de istorie Arhivat 9 octombrie 2009. . 1918
^ William Henry Eccles și Frank Wilfred Jordan, „Improvements in ionic relays” Arhivat la 20 decembrie 2008 la Wayback Machine . Numărul brevetului britanic: GB 148582 (depus: 21 iunie 1918; publicat: 5 august 1920).
↑ WH Eccles, FW Jordan Un releu de declanșare care utilizează tuburi de vid termoionice cu trei electrozi. Electricianul, Vol. 83, p. 298 (19 septembrie 1919). Retipărit în Radio Review, Vol. 1, nr. 3, p. 143-146 (decembrie 1919)
↑ http://physicsbooks.narod.ru/Jansen/1.htm Arhivat 16 aprilie 2008 la Wayback Machine 4.40. Multivibrator bistabil (declanșator)
↑ 1 2 de.ifmo.ru - „Scheme secvențiale” . Consultat la 27 noiembrie 2008. Arhivat din original pe 3 decembrie 2008. (nedefinit)
↑ http://www.intuit.ru/department/hardware/archhard2/1/2.html Arhivat 16 februarie 2007 la Wayback Machine Internet University. 1. Prelegere: Principalele elemente funcționale ale computerului, partea 1. Declanșare
↑ http://www.net-lib.info/11/4/536.php Arhivat 5 martie 2016 la Wayback Machine Konstantin Ryzhov - 100 Great Inventions. 1919 Trigger de Bonch-Bruevich, Eccles și Jordan.
↑ http://potan.livejournal.com/91399.html Arhivat 27 octombrie 2006 la Wayback Machine Number Systems (continuare).
↑ Tehnologia digitală ternară; Perspectivă și modernitate. 28.10.05 Universitatea Kushnerov A .. Ben Gurion, Beer Sheva, Israel. . Data accesului: 24 decembrie 2008. Arhivat din original pe 7 octombrie 2013. (nedefinit)
↑ http://dssp.karelia.ru/~ivash/ims/t10/TEMA4.HTM#DTRIGGER Arhivat 12 octombrie 2009 pe declanșatorul Wayback Machine RS.
↑ http://it.fitib.altstu.ru/neud/shemotechnika/index.php?doc=teor&st=124 Arhivat 6 ianuarie 2014 la Wayback Machine TEMA 11. Circuite de declanșare. celulă bistabilă. Schemă pentru eliminarea sarituri de contact. Declanșatoare asincrone și sincrone. Declanșatoare cu o singură cursă și în doi timpi. 11.1. Flip-flops RS asincrone. 11.1.1. RS - declanșare pe două elemente „2I-NOT”.
↑ Copie arhivată . Consultat la 24 iunie 2009. Arhivat din original pe 15 februarie 2010. (nedefinit) 2 SIMULARE LOGICĂ A VLSI LA NIVEL DE COMUTARE. Fig.2.6-a) clemă SR, b) Implementarea clemei SR pe MOSFET-uri
↑ http://dssp.karelia.ru/~ivash/ims/t10/TEMA4.HTM#DTRIGGER Arhivat 12 octombrie 2009 la Wayback Machine D-trigger.
↑ http://dfe3300.karelia.ru/koi/posob/log_basis/triger1.html Copie de arhivă datată 1 februarie 2009 la fundamentele logice ale Wayback Machine Computer. D-Trigger (link descendent din 12-10-2016 [2203 zile])
↑ http://cxem.net/beginner/beginner15.php Arhivat la 30 aprilie 2013 la Wayback Machine Triggers. Flip-flop D tactat
↑ Manualul ARRL pentru radioamatori, 2002, pp. 7-11
↑ http://dssp.karelia.ru/~ivash/ims/t10/TEMA4.HTM#TTRIGGER Arhivat 12 octombrie 2009 la Wayback Machine T-trigger
↑ Eldred C. Nelson, „High-Speed Printing System”, US 2850566 , publicat în sept. 8, 1953, emisă sept. 2, 1958 ; pagina 15
↑ http://dssp.karelia.ru/~ivash/ims/t10/TEMA4.HTM#DTRIGGER Arhivat 12 octombrie 2009 la declanșatorul Wayback Machine JK
↑ http://dfe3300.karelia.ru/koi/posob/log_basis/triger3.html Copie de arhivă datată 4 iunie 2009, la fundamentele logice ale Wayback Machine Computer. Flip-flop JK
↑ www.gelezo.com - Declanșatoare . Consultat la 27 noiembrie 2008. Arhivat din original pe 7 martie 2012. (nedefinit)
↑ Trinity declanșează . Consultat la 20 noiembrie 2015. Arhivat din original pe 21 noiembrie 2015. (nedefinit)
↑ Tehnologia digitală cuaternară . Consultat la 20 noiembrie 2015. Arhivat din original pe 21 noiembrie 2015. (nedefinit)
↑ http://andserkul.narod.ru/5B_BinaryCodedPenta_RS1S2S3S4-trigger.pdf Arhivat 21 martie 2016 la Wayback Machine Five-bit RS1S2S3S4 flip-flop

Link -uri

74LVC1G74 . Flip-flop unic de tip D cu setare și resetare; declanșatorul cu margine pozitivă. Rev. 10 — 2 decembrie 2011 Fișa tehnică a produsului (link indisponibil) (ing.)

J	K	Q(t)	Q(t+1)
0	0	0	0
0	0	unu	unu
0	unu	0	0
0	unu	unu	0
unu	0	0	unu
unu	0	unu	unu
unu	unu	0	unu
unu	unu	unu	0

J	K	Q(t)	Q(t+1)
0	0	0	0
0	0	unu	unu
0	unu	0	0
0	unu	unu	0
unu	0	0	unu
unu	0	unu	unu
unu	unu	0	unu
unu	unu	unu	0

J	K	Q(t)	Q(t+1)
0	0	0	0
0	0	unu	unu
0	unu	0	0
0	unu	unu	0
unu	0	0	unu
unu	0	unu	unu
unu	unu	0	unu
unu	unu	unu	0