AHDL
AHDL este un limbaj de descriere hardware proprietar de la Altera Corporation , conceput pentru programarea FPGA -urilor sale . Limbajul are o sintaxă asemănătoare Ada și este similară cu VHDL sau Verilog . Este susținut de compilatoarele Quartus și Max+ de la Altera.
Dezavantajul AHDL este natura sa proprietară. Avantajul AHDL este că toate constructele limbajului sunt sintetizate. În comparație cu Verilog AHDL ca limbaj de asamblare în comparație cu un limbaj de nivel înalt: AHDL are mai mult control, dar mai puțin suport la nivel înalt.
Structura proiectului AHDL
Exemplu
% un simplu contor AHDL, lansat în domeniul public 13 noiembrie 2006 %
% [cotațiile bloc realizate cu semnul procentului] %
% ca c, funcțiile ahdl trebuie să fie prototipate %
%PROTOTIP:
CONTOR DE FUNCȚII (CLK)
RETURNURI(CNTOUT[7..0]); %
% declarație de funcție, unde intrările, ieșirile și
pinii bidirecționali sunt declarați %
% ca și c, paraluzele pătrate indică o matrice %
CONTATOR DE SUBPROIECTAREA
(
CLK:INPUT;
CNTOUT[7..0] :IEȘIRE;
)
% variabilele pot fi orice, de la flip-flops (ca în acest caz),
buffere cu trei stări, mașini de stat, la funcții definite de utilizator %
VARIABIL
TIMER[7..0]: DFF;
% ca și în cazul tuturor limbajelor de descriere hardware, gândiți-vă la asta
mai puțin ca algoritm și mai mult ca noduri de cablare împreună %
ÎNCEPE
IMPACT
TIMER[].prn = VCC; % asta se ocupă de resetările d-ff %
TIMER[].clrn = VCC;
TERMINARE IMPLICIT;
TIMER[].d = TIMER[].q + H"1";
SFÂRŞIT;
Link -uri