JTAG

JTAG (prescurtare de la engleză.  Joint test action group ; pronunțat „jay-tag”) este numele grupului de lucru care a dezvoltat standardul IEEE 1149. Mai târziu, această abreviere a devenit puternic asociată cu interfața hardware specializată dezvoltată de acest grup pe baza standardul IEEE 1149.1. Numele oficial al portului de acces standard de testare și al arhitecturii de scanare limită . Interfața este concepută pentru a conecta circuite digitale complexe sau dispozitive la nivel de PCB la echipamente standard de testare și depanare.

Interfața a devenit acum standardul industriei. Aproape toate circuitele digitale de orice complexitate sunt echipate cu această interfață pentru:

• controlul ieșirii microcircuitelor în timpul producției
• testarea plăcilor de circuite imprimate asamblate
• firmware pentru cip de memorie
• munca de depanare în proiectarea hardware-ului și software-ului

Metoda de testare implementată în standard se numește Scanare limite . Numele reflectă ideea inițială a procesului: blocurile funcționale sunt alocate în microcircuit, ale căror intrări pot fi deconectate de la restul circuitului, pot fi aplicate combinații date de semnale și starea ieșirilor fiecărui bloc. poate fi evaluat. Întregul proces este efectuat prin comenzi speciale pe interfața JTAG și nu este necesară nicio intervenție fizică. A fost dezvoltat un limbaj standard pentru gestionarea acestui proces - Boundary Scan Description Language (BSDL).

Standardul prevede posibilitatea conectării unui număr mare de dispozitive (microcircuite) printr-un singur port fizic (conector).

Portul de testare ( TAP  - Test Access Port ) este format din patru sau cinci pini de cip dedicat: TSK, TMS, TDI, TDO și (opțional) TRST .

Scopul funcțional al acestor linii:

• TDI ( intrare de date de testare  ) - intrare de date seriale de scanare limită. Comenzile și datele sunt introduse în cip de la acest pin pe marginea ascendentă a semnalului TCK;
• TDO ( ieșire de date de testare  - „ieșire de date de testare”) - ieșire de date în serie. Comenzile și datele sunt scoase de la cip de la acest pin de pe marginea de cădere a semnalului TCK;
• TCK ( test clock  - „test clock”) - ceasează funcționarea mașinii de control al scanării periferice încorporate. Frecvența maximă de scanare a celulelor periferice depinde de hardware-ul utilizat și este în prezent limitată la 25…40 MHz ;
• TMS ( selectare mod test  - „selecție mod test”) - asigură trecerea circuitului la/de la modul test și comutarea între diferite moduri de testare.
• În unele cazuri, semnalul TRST este adăugat la semnalele listate pentru a inițializa portul de testare, ceea ce nu este necesar, deoarece inițializarea este posibilă prin aplicarea unei anumite secvențe de semnale la intrarea TMS.

Funcționarea mijloacelor de furnizare a interfeței JTAG este supusă semnalelor unității de control încorporate în microcircuit. Stările automatului sunt determinate de semnalele TDI și TMS ale portului de testare. O anumită combinație de semnale TMS și TCK oferă intrarea unei comenzi pentru mașină și execuția acesteia.

Dacă placa are mai multe dispozitive care acceptă JTAG, acestea pot fi combinate într-un lanț comun. O caracteristică unică a JTAG este capacitatea de a programa nu numai microcontrolerul în sine (sau FPGA ), ci și cipul de memorie flash conectat la ieșirile sale . Mai mult, există două modalități de a programa memoria flash folosind JTAG: printr-un bootloader cu schimb de date ulterior prin memoria procesorului, sau prin controlul direct al pinii microcircuitului.

Link -uri

• Pagina oficială a IEEE 1149.1 Standard Development Group (JTAG)  (ing.)

• Întrebări frecvente  JTAG
• Exemplu practic de lucru cu AVR JTAG